El equipo de prueba inteligente aclara las reglas del capacitor

Si ha realizado algún trabajo de diseño electrónico, estará familiarizado con la necesidad de desacoplar capacitores. A veces, la hoja de datos de un chip le dirá exactamente qué tipo de tapas colocar y dónde, pero muy a menudo tendrá que confiar en la experiencia y las reglas generales. Por ejemplo, es posible que haya escuchado que debe colocar 100 µF en los pines de la fuente de alimentación y 100 nF cerca de cada chip. Pero, ¿qué tan cerca es "cerca"? ¿Y esa gorra más grande realmente puede sentarse en cualquier lugar? [James Wilson] ha estado investigando para obtener algunas respuestas firmes a esas preguntas y escribió sus hallazgos en una publicación de blog fascinante.

[James] diseñó un conjunto de placas de circuito que le permitieron colocar diferentes tipos de condensadores a varias distancias a lo largo de un conjunto de pistas de PCB. Al medir la impedancia de dicha red de distribución de energía (PDN) a través de la frecuencia, pudo calcular su rendimiento en diferentes circunstancias.

La herramienta ideal para esas mediciones habría sido un analizador de red vectorial (VNA), pero debido a que [James] no tenía ese instrumento, hizo una configuración un poco más simple usando un analizador de espectro con un generador de seguimiento. Esto solo puede medir la magnitud de la impedancia, sin ninguna información de fase, pero eso debería ser lo suficientemente bueno para la caracterización básica de PDN.

Los resultados de las pruebas de [James] son ​​bastante interesantes, si no demasiado sorprendentes. Por ejemplo, esos capacitores de 100 nF realmente deberían colocarse dentro de los 10 mm de su chip si está funcionando a 100 MHz, pero puede salirse con la suya incluso con 10 cm si ninguna señal supera los 1 MHz. Se puede colocar una tapa a granel de 100 µF a 10 cm sin mucha penalización en ninguno de los casos. Combinar varios capacitores de tamaño creciente para obtener una baja impedancia en la frecuencia es una buena idea en principio, pero debe diseñar la red con cuidado para evitar resonancias entre los diversos componentes. Aquí es donde una resistencia en serie equivalente (ESR) no demasiado baja es realmente algo bueno, porque ayuda a amortiguar esas resonancias.

En general, la publicación del blog de [James] es una buena introducción al tema y brinda un poco de contexto muy necesario para esas reglas generales. Si desea profundizar en los detalles del diseño de PDN o la inductancia de las trazas de PCB, nuestro propio [Bil Herd] ha realizado algunos videos excelentes sobre esos temas.